| 04.89-05.89 |
Hierarchischer Netzlister |
Netzlister für Valid Design Daten |
SunOS, VMS |
C |
| 06.89-07.89 |
Flacher Netzlister |
Netzlister für Asic Design Daten |
SunOS, VMS |
C, Lex, Yacc |
| 07.89-08.89 |
Hierarchischer Netzlister |
Netzlister für Asics |
SunOS, VMS |
C, Lex, Yacc |
| 07.90-08.90 |
Cursesbasierende Pin Editor |
Dialoge mit portablem Curses zur Eingabe von Chip Pin Informationen |
MS-DOS, SunOS |
C, Curses |
| 08.90-09.90 |
Placement Tool |
Konverter für ASIC Placement Daten |
SunOS, VMS |
C |
| 08.90-08.91 |
Migration Tools |
Benutzeroberfläche für Sunview und MS-Windows, Netzlister
mit Outputsprache (EDIF, XSIM, Silos), Yacc basierend regelgesteuerte Logikumsetzung/kompremierung |
SunOS, MS-Windows |
C, Yacc |
| 10.90-11.90 |
Design Daten Archivierung |
Valid ASCII Schematic und Library Daten Parser und Archivierer |
VMS, SunOS |
C |
| 06.91-06.91 |
HPGL Plotoptimierer |
HPGL Daten Analyse und Weg Optimierung |
SunOS |
C++, Yacc |
| 08.91-09.91 |
Testpattern Konverter |
ASIC Testpattern Parser, Output Sprache (if, print, foreach usw.) |
VMS, SunOS |
C |
| 11.91-04.92 |
Chip Design Editor / Optimierer |
Motif Oberfläche mit IxBuild & X11 Grafik, Chip Daten Darstellung
und Editor mit Zugriff auf Datenbank über ESQL, Plot auf Postscript
Drucker |
SunOS |
C |
| 04.92-05.92 |
Daizy Visula Design Konverter |
Daten Export mit Daisy Support API ('acepi') in ASCII Format ('rinf'),
Regelsteuerung über Yacc Rules |
SunOS |
C, Yacc |
| 05.92-07.92 |
Concerto Design Extraktor |
Schematic/Physical Daten Export mit VMS Fortran, Daten Konvertierung
mit Sun C |
VMS, SunOS |
C |
| 08.92-10.92 |
PCB Daten Vergleich |
Valid PCB Daten Vergleich und Inkrementelle Abgleich |
SunOS |
C |
| 11.92-12.92 |
Simulationsdaten Export |
Mentor Datenexport mit DFI Routinen in ASCII Files |
Aegis, Apollo/HP, DomainPascal, |
C |
| 01.93-04.93 |
Design Daten Import |
ASCII Beschreibung wird mit Yacc Parser gelesen und mit DDP in Schematic
Daten sowie Geometrie und Mapping Daten umgewandelt. Über zweiten
Yacc Parser werden Regeln zur Konvertierung verarbeitet. |
SunOS, Solaris, HPUX |
C |
| 05.93-08.93 |
GUI für Design Rule Checker |
Motif Oberfläche mit dynamischen Menüs, statische Teile mit
IxBuild |
SunOS |
C |
| 08.93-10.93 |
Autom. Schaltplan Erstellung |
Automatische Generierung von Schaltplan Seiten |
SunOS |
C |
| 09.93-03.94 |
Regelgesteuerter Design Rule Checker |
Datenextraktion aus Mentor System mit DFI, Prüfregeln mit Yacc
Parser, Motif Oberfläche mit IxBuild, Message Browser mit Highlight
im Schaltplan Design Architect über Ample |
SunOS, HPUX |
C, Yacc, Ample |
| 05.94-09.94 |
Chip Layout Compactor |
GDS II Datenparser, Kompression über Graphen Datenstruktur, Kompressions
Regeln über Yacc Parser |
SunOS |
C, Yacc |
| 11.94-12.94 |
Symbol Library Konverter |
Mentor Symbol Library Konverter, Generierung von Library Symbolen mit
DDP, ASCII Beschreibung die mit Yacc Parser gelesen wird |
SunOS, Solaris, HP/UX |
C, Yacc |
| 11.94-01.94 |
VHDL Netzlister |
Regelgesteurter VHDL Output über eigene Sprache (Yacc basierend)
steuerbar |
SunOS, AIX, HP/UX |
C, Yacc |
| 03.95-06.95 |
Platinen Layout Extraktor |
PCB Daten über interne Datenstruktur aufbereitet, Output in ASCII
Format |
SunOS |
C |
| 06.95-07.95 |
Daten Archivierung |
Mentor Design Daten Archivierung, Bediener Oberfläche mit Ample,
Libraryextraktion und Archivierung über ftp mit 9000 Zeilen Bourne
Shell Script |
SunOS, Solaris, HP/UX |
Ample, sh (Bourne Shell) |
| 08.95-08.95 |
Hierarchischer Netzlister |
Netzlister, Regelgesteuert (if,else,print usw.) |
SunOS, VMS |
C, Lex, Yacc |
| 09.95-10.95 |
Motif Netzlisten Editor |
Oberfläche mit IxBuild, Dialoge zur Eingabe von Properties, Input
Daten mit Yacc Parser |
SunOS, Solaris, HPUX, Motif |
C |
| 11.95-12.95 |
Chip Design Viewer |
Grafischer Chip Design Daten Viewer, Motif Oberfläche mit IxBuild
in C, Parser mit Yacc / C, X11 Grafik und Datenstrukturen in C++ |
SunOS |
C, C++, Yacc, Motif |
| 12.95-02.95 |
PCB Viewer |
Grafischer Platinen Layout Viewer, Motif Oberfläche mit IxBuild
in C, Parser mit Yacc / C |
SunOS |
C, C++, Yacc, Motif |
| 03.96-04.96 |
Protel PCB Export |
Protel Platinen Layoutdaten export in ASCII Format |
Solaris |
C |
| 07.96-08.96 |
JTAG Extractor |
JTAG Test Daten Generierung aus Mentor System |
Solaris |
C, Ample |
| 02.97-04.97 |
Lcable Funktionen |
Lcable Erweiterungen für Flugzeugverkabelung |
Solaris |
Ample |
| 04.97-06.97 |
Schematic Viewer |
Schaltplan Anzeige, Suche nach Objekten und Attributen, Zoom, Print
usw. |
Solaris, Windows |
Pure Java |
| 10.97-12.97 |
Lib Timing nach Verilog |
Konverter für Synopsys Timing Daten nach Verilog |
Solaris, HPUX |
C |
| 11.97-12.97 |
GUI für PDM Ankopplung |
Java GUI zum Konfigurieren und Starten von Scripts zur PDM Anbindung |
Solaris, Windows |
Java, Bourne Shell |
| 12.97-03.98 |
Tcl/Tk GUI für Design Verification Tool |
Tcl/Tk, Tix GUI mit Scripting Möglichkeit, mehreren Views auf
Daten, Highlight und Editoren |
Solaris, HPUX |
Tcl/Tk, Tix |
| 05.98-05.98 |
JNI Anbindung für C++ Viewer |
Anbindung eines vorhandenen C++ Schematic Viewers über JNI an
Java GUI als Java Bean |
Solaris, HPUX, Windows |
Java, JNI, Beans |
| 06.98-08.98 |
Lib nach Verilog Konverter |
Konverter von Synopsys Lib Files nach Verilog, Konvertierung von Boolschen
Gleichungen in Verilog Verbindungsnetzlisten |
Solaris, HPUX |
C |